bttimes.co.kr [자연과학] 전기전자실험보고서 - 차동 증폭기 회로 > bttimes6 | bttimes.co.kr report

[자연과학] 전기전자실험보고서 - 차동 증폭기 회로 > bttimes6

본문 바로가기

뒤로가기 bttimes6

[자연과학] 전기전자실험보고서 - 차동 증폭기 회로

페이지 정보

작성일 20-09-25 11:11

본문




Download : [자연과학] 전기전자실험보고서 - 차동 증폭기 회로.hwp




전형적인 동작에서 반대
위상의 입력은 크게 증폭되지만, 동위상의 출력에서 상쇄된다 그림 27-1(+) ()입력과 (-)()입력을 가지고, 반대 출력 과 를 가지는 간단한 BJT 차동증폭기 회로이다.

[자연과학] 전기전자실험보고서 - 차동 증폭기 회로



설명



Download : [자연과학] 전기전자실험보고서 - 차동 증폭기 회로.hwp( 82 )



실험결과/전기전자

[자연과학]%20전기전자실험보고서%20-%20차동%20증폭기%20회로_hwp_01.gif [자연과학]%20전기전자실험보고서%20-%20차동%20증폭기%20회로_hwp_02.gif [자연과학]%20전기전자실험보고서%20-%20차동%20증폭기%20회로_hwp_03.gif [자연과학]%20전기전자실험보고서%20-%20차동%20증폭기%20회로_hwp_04.gif [자연과학]%20전기전자실험보고서%20-%20차동%20증폭기%20회로_hwp_05.gif [자연과학]%20전기전자실험보고서%20-%20차동%20증폭기%20회로_hwp_06.gif



[자연과학] 전기전자실험보고서 - 차동 증폭기 회로


순서

1. 목 적
차동 증폭기회로에서 DC와 AC전압을 측정(measurement)한다


2. test(실험) 장비
(1) 계측장비
오실로스코프
DMM
함수 발생기
직류전원 공급기

(2) 부품

◇ 저항
4.3kΩ
10kΩ
20kΩ

◇ transistor
2N3823(혹은 등가) (3개)


3. 理論(이론)개요

? BJT 차동증폭기

차동 증폭기는 (+), 혹은 (-) 입력을 가지는 회로이다. 일반적으로 커패시터는 필요가 없고, 입력신호는 DC 바이 어스를 제공하는 양()와 음() 전원과 결합된다 이 test(실험) 에서 값이 두 transistor에 대해 같다고 가정하여 차동전압이득의 크기는


(27.1)
두 입력에서 공통 신호에 대한 이득의 크기는


(27.2)

그림 27-


? FET 차동 증폭기

FET 차동 증폭기에 대한 차동 전압이득의 크기는 다음 식으로 계산할 수 있다


(27.3)


4. test(실험) 순서

1) BJT 차동 증폭기의 DC 바이어스

a. 그림 27-1 회로에서 한 개의 transistor의 DC 바이어스 전압과 전류를 계산하 여라.
(계산치) 〓 0V
(계산치) 〓 -0.7V
(계산치) 〓 5.35V
(계산치) 〓 1.07mA
(계산치) 〓 48.60Ω
b. 그림 27-1 회로를 구성하라.(그림 27-1에 모든 저항의 측정(measurement)치를 기록하라.)…(skip)

[자연과학],전기전자실험보고서,-,차동,증폭기,회로,전기전자,실험결과

[자연과학] 전기전자실험보고서 - 차동 증폭기 회로 , [자연과학] 전기전자실험보고서 - 차동 증폭기 회로전기전자실험결과 , [자연과학] 전기전자실험보고서 - 차동 증폭기 회로
다.
전체 18,677건 1 페이지
해당자료의 저작권은 각 업로더에게 있습니다.

evga.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
Copyright © bttimes.co.kr. All rights reserved.
PC 버전으로 보기